时钟电路生成的脉冲一般都是由振荡器产生的，振荡器有很多种，最常用的是石英振荡器，就是常说的晶振。 时钟电路就是产生象时钟一样准确的振荡电路。任何工作都按时间顺序。用于产生这个时间的电路就是时钟电路。 [简介] 时钟电路一般由晶体振荡器、晶震控制芯片和电容组成。 时钟电路应用十分广泛，如电脑的时钟电路、电子表的时钟电路以及MP3MP4的时钟电路
由触发器产生的电路是
触发器的电路图由逻辑门组合而成，其结构均由R-S锁存器派生而来（广义的触发器包括锁存器）。触发器可以处理输入、输出信号和时钟频率之间的相互影响。
在R-S锁存器的前面加一个由两个与门和一个非门构成的附加电路，则构成D触发器。当时钟脉冲CP为1时，读入输入端D的数据并传至输出端；当CP为0时，根据与门“只要有一个输入端为0则输出为0”的特性，输入端D的数据被与门屏蔽了，无法到达输出端，不管输入D怎样变化，Q端输出值都保持不变，只有等到下一个CP高电平到来时，才会把当前的D值送出。这样就实现了延迟输出即暂时保存的功能。从电路的动作可以看出，时钟输入端起到控制的作用，CP为1时，能触发后面的锁存器把D的值暂时锁存起来，这也正是触发器名词中“触发”的含义，这正是触发器与锁存器的联系与区别：触发器利用了锁存器的保存原理，但是加上了触发功能，可以控制保存的时间。
异步电路和同步时序电路的区别？
一、原理不同
同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。
二、优点不同
由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表数以倍增，而Intel Pentium 4处理器设计，也开始采用异步电路设计。
v异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。
同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。
三、分析不同
异步时序逻辑电路分析时，还需考略各触发器的时钟信号，当某触发器时钟有效信号到来时，该触发器状态按状态方程进行改变，而无时钟有效信号到来时，该触发器状态将保持原有的状态不变。
扩展资料
同步逻辑有两个主要的缺点：
1、时钟信号必须要分布到电路上的每一个触发器。而时钟通常都是高频率的信号，这会导致功率的消耗，也就是产生热量。即使每个触发器没有做任何的事情，也会消耗少量的能量，因此会导致废热产生。
2、最大的可能时钟频率是由电路中最慢的逻辑路径决定，也就是关键路径。意思就是说每个逻辑的运算，从最简单的到最复杂的，都要在每一个时脉的周期中完成。
一种用来消除这种限制的方法，是将复杂的运算分开成为数个简单的运算，这种技术称为“流水线”。这种技术在微处理器中非常的显著，用来帮处提升现今处理器的时钟频率。
参考资料来源：
参考资料来源：